SystemVerilog 기반의 논리 회로 설계(강의용) - 1장 실습판, 개발 도구의 사용 방법
5280 단어 HDLSystemVerilog
제1장 실습판, 개발 도구의 사용 방법
실습판 정보
본 실습에는 Intel(Altera)의 FPGA 칩 Cyclene V가 탑재되어 있습니다.
DE0-CV 개발판을 사용합니다.
보드는 슬라이딩 스위치(SW9-0), 밀어내기 스위치(KEY0-4)
LED(LEDR9-0), 7단 LED(HEX5-0), GPIO 등 여러 I/O
준비해.
http://cd-de0-cv.terasic.com
사용자 안내서를 다운로드하십시오.
개발 도구 정보
이 실습에서는 회로 설계를 위한 EDA 도구로 Quartus Primee Lite Edition을 활용합니다.
Intel Quartus Prime
실습판, 개발 도구의 사용 방법
실습판의 슬라이딩 스위치 SW7-0에 입력한 0/1비트 모드
LED LEDR7-0에 표시된 회로를 설계 및 설치하는 실습
실습판과 개발 도구의 사용법을 배워보자.
Directory, Name, Top-Level Enity 설정
Quartus Premie Lite Edition을 시작합니다.
를 시작하면 [File][New Project Wizard]
프로젝트를 작성하는 마법사를 시작하고 다음을 설정합니다.
-working directory(프로젝트 폴더를 배치하는 작업 폴더)
-project(프로젝트 이름)
-top-level entity(PIN 연결의 가장 바깥쪽 회로 모듈 이름)
설정 예:
- working directory: Z:/digital/working_directory
- project: simple_io
- top-level entity: simple_io
Project Type 설정
이번에는 Empty 프로젝트를 선택하십시오.
Add Files 구성
작성된 디자인 파일 또는 라이브러리
항목을 가져올 때를 설정합니다.
이번에는 아무것도 추가하지 말고 계속 진행하세요.
Family, Device & Board Settings
개발할 장비(FPGA 칩)를 선택합니다.
이번에는 Cyclene V5 CEBA 4F23C7을 선택합니다.
EDA Tool Settings
시뮬레이터 등 다른 EDA 도구를 사용할 때의 설정입니다.
이번에는 이대로 계속해 주세요.
Summary
이전 설정을 확인합니다.
문제가 없으면 [Finish]를 누르십시오.
프로젝트의 초기 형태를 만듭니다.
설계 파일 생성하기
[File][New]][Design Files/SystemVerilog HDL File]을 선택합니다.
편집기가 시작됩니다. 목록 1.1의 디자인 파일을 만드십시오
적절한 파일 이름으로 저장합니다.
파일 이름은 단순io.sv처럼 확장자.sv로 설정하십시오.
또한 모듈 이름 (module 뒤의 이름)은
top-level entity와 동일해야 합니다.
<목록 1.1 sipleio.sv>
simple_io.svmodule simple_io(
input logic [7:0] sw,
output logic [7:0] led
);
assign led = sw;
endmodule
설계 파일 분석
[Processing]>[Start]>[Start Analysis & Elaboration]
그런 다음 설계 파일을 해석합니다.
아래와 같이 보이면 됩니다.Info: Quartus Prime Analysis & Elaboration was successful.
설계 파일에 오류가 있으면 다음과 같은 오류가 표시됩니다.
수정 후 [start Analysis & Elaboration]을 다시 수행하십시오.Error (10161): Verilog HDL error at simple_io.sv(8): ...
Pin planer 설정 핀 사용
[Assingments]][Pin Planner]를 선택하여 Pin Planner를 시작합니다.
생성된 단순입출력 장치에 적합한 입출력 모듈의 입출력 포트
연결을 위한 가이드를 지정합니다.
이번에led[7]-led[0]를 판에 연결하는 LEDR7-LEDR0, sw[7]-sw[0]를 SW7-sw0에 연결하기 위해 표1.1에 따라 발을 끄는 설정을 한다.
<표 1.1 단순io 모듈의 시작 할당 >
Node Name
Location
장치 지정
입출력
led[0]
PIN_AA2
LEDR0
output
led[1]
PIN_AA1
LEDR1
output
led[2]
PIN_W2
LEDR2
output
led[3]
PIN_Y3
LEDR3
output
led[4]
PIN_N2
LEDR4
output
led[6]
PIN_U2
LEDR5
output
led[5]
PIN_N1
LEDR6
output
led[7]
PIN_U1
LEDR7
output
sw[0]
PIN_U13
SW0
input
sw[1]
PIN_V13
SW1
input
sw[2]
PIN_T13
SW2
input
sw[3]
PIN_T12
SW3
input
sw[4]
PIN_AA15
SW4
input
sw[5]
PIN_AB15
SW5
input
sw[6]
PIN_AA14
SW6
input
sw[7]
PIN_AA13
SW7
input
실습 보드 DE0-CV에서
각 스핀을 연결할 입출력 장치
사용자 설명서를 확인하십시오.
공정 컴파일
[Processing]]][start Companation] 선택
공사의 편역을 진행하다.
시간이 걸리다.번역에 성공했습니다. 아래와 같습니다.Info (293000): Quartus Prime Full Compilation was successful.
디바이스에 회로 정보 쓰기
컴파일된 회로 정보를 실습판에 쓰다.
먼저 USB 케이블로 PC와 실습판 DE0-CV를 연결하고 실습판의 전원을 연결한다.
SW10을 RUN으로 설정하십시오.
Quartus Prime에서 [Tools]][Programmer]를 선택하여 Programer를 시작합니다.
실습판의 슬라이딩 스위치 SW7-0에 입력한 0/1비트 모드
LED LEDR7-0에 표시된 회로를 설계 및 설치하는 실습
실습판과 개발 도구의 사용법을 배워보자.
Directory, Name, Top-Level Enity 설정
Quartus Premie Lite Edition을 시작합니다.
를 시작하면 [File][New Project Wizard]
프로젝트를 작성하는 마법사를 시작하고 다음을 설정합니다.
-working directory(프로젝트 폴더를 배치하는 작업 폴더)
-project(프로젝트 이름)
-top-level entity(PIN 연결의 가장 바깥쪽 회로 모듈 이름)
설정 예:
- working directory: Z:/digital/working_directory
- project: simple_io
- top-level entity: simple_io
Project Type 설정
이번에는 Empty 프로젝트를 선택하십시오.
Add Files 구성
작성된 디자인 파일 또는 라이브러리
항목을 가져올 때를 설정합니다.
이번에는 아무것도 추가하지 말고 계속 진행하세요.
Family, Device & Board Settings
개발할 장비(FPGA 칩)를 선택합니다.
이번에는 Cyclene V5 CEBA 4F23C7을 선택합니다.
EDA Tool Settings
시뮬레이터 등 다른 EDA 도구를 사용할 때의 설정입니다.
이번에는 이대로 계속해 주세요.
Summary
이전 설정을 확인합니다.
문제가 없으면 [Finish]를 누르십시오.
프로젝트의 초기 형태를 만듭니다.
설계 파일 생성하기
[File][New]][Design Files/SystemVerilog HDL File]을 선택합니다.
편집기가 시작됩니다. 목록 1.1의 디자인 파일을 만드십시오
적절한 파일 이름으로 저장합니다.
파일 이름은 단순io.sv처럼 확장자.sv로 설정하십시오.
또한 모듈 이름 (module 뒤의 이름)은
top-level entity와 동일해야 합니다.
<목록 1.1 sipleio.sv>
simple_io.sv
module simple_io(
input logic [7:0] sw,
output logic [7:0] led
);
assign led = sw;
endmodule
설계 파일 분석
[Processing]>[Start]>[Start Analysis & Elaboration]
그런 다음 설계 파일을 해석합니다.
아래와 같이 보이면 됩니다.
Info: Quartus Prime Analysis & Elaboration was successful.
설계 파일에 오류가 있으면 다음과 같은 오류가 표시됩니다.수정 후 [start Analysis & Elaboration]을 다시 수행하십시오.
Error (10161): Verilog HDL error at simple_io.sv(8): ...
Pin planer 설정 핀 사용
[Assingments]][Pin Planner]를 선택하여 Pin Planner를 시작합니다.
생성된 단순입출력 장치에 적합한 입출력 모듈의 입출력 포트
연결을 위한 가이드를 지정합니다.
이번에led[7]-led[0]를 판에 연결하는 LEDR7-LEDR0, sw[7]-sw[0]를 SW7-sw0에 연결하기 위해 표1.1에 따라 발을 끄는 설정을 한다.
<표 1.1 단순io 모듈의 시작 할당 >
Node Name
Location
장치 지정
입출력
led[0]
PIN_AA2
LEDR0
output
led[1]
PIN_AA1
LEDR1
output
led[2]
PIN_W2
LEDR2
output
led[3]
PIN_Y3
LEDR3
output
led[4]
PIN_N2
LEDR4
output
led[6]
PIN_U2
LEDR5
output
led[5]
PIN_N1
LEDR6
output
led[7]
PIN_U1
LEDR7
output
sw[0]
PIN_U13
SW0
input
sw[1]
PIN_V13
SW1
input
sw[2]
PIN_T13
SW2
input
sw[3]
PIN_T12
SW3
input
sw[4]
PIN_AA15
SW4
input
sw[5]
PIN_AB15
SW5
input
sw[6]
PIN_AA14
SW6
input
sw[7]
PIN_AA13
SW7
input
실습 보드 DE0-CV에서
각 스핀을 연결할 입출력 장치
사용자 설명서를 확인하십시오.
공정 컴파일
[Processing]]][start Companation] 선택
공사의 편역을 진행하다.
시간이 걸리다.번역에 성공했습니다. 아래와 같습니다.
Info (293000): Quartus Prime Full Compilation was successful.
디바이스에 회로 정보 쓰기
컴파일된 회로 정보를 실습판에 쓰다.
먼저 USB 케이블로 PC와 실습판 DE0-CV를 연결하고 실습판의 전원을 연결한다.
SW10을 RUN으로 설정하십시오.
Quartus Prime에서 [Tools]][Programmer]를 선택하여 Programer를 시작합니다.
sof 파일의 Program/Configure를 선택하십시오.
[start]를 클릭한 후 쓰기 시작합니다.
Progress가 100%에 도달하면 쓰기가 완료됩니다.
동작 확인
실습 보드 DE0-CV의 슬라이딩 스위치 SW7-0 전환
LEDR7-0이 어떻게 켜져 있는지 확인하세요.
프로젝트 저장
[File]]][save Project]를 사용하여 프로젝트를 저장할 수 있습니다.
다음에 저장된 항목을 이용하고 싶을 때
[File]>[Open Project]에서 프로젝트 이름이 있는 qpf 파일 선택
연습 과제
새로운 프로젝트를 만들고 목록 1.2와 같은 디자인 파일로 설계된 회로를 실시합시다.
하지만 프로젝트의 top-level entity는bitwise및
또한 바늘의 분배는 표1.2와 같다.
슬라이딩 스위치 sw7-0의 각종 전환을 관찰합니다.
<목록 1.2bitwiseand.sv>
bitwise_and.sv
module bitwise_and(
input logic [3:0] sw_high,
input logic [3:0] sw_low,
output logic [3:0] led
);
assign led = sw_high & sw_low;
endmodule
<표 1.2bitwise및 d의 시작 할당 >Node Name
Location
led[0]
PIN_AA2
led[1]
PIN_AA1
led[2]
PIN_W2
led[3]
PIN_Y3
sw_low[0]
PIN_U13
sw_low[1]
PIN_V13
sw_low[2]
PIN_T13
sw_low[3]
PIN_T12
sw_high[0]
PIN_AA15
sw_high[1]
PIN_AB15
sw_high[2]
PIN_AA14
sw_high[3]
PIN_AA13
Reference
이 문제에 관하여(SystemVerilog 기반의 논리 회로 설계(강의용) - 1장 실습판, 개발 도구의 사용 방법), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다 https://qiita.com/rikitoro@github/items/a1b97f7aef42abed0954텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념 (Collection and Share based on the CC Protocol.)