vista의 quartus
개요
vista에서 quartus 해 보았다.
L 치카 절차.
intel에 등록한다.
다운로드
quartus ii v13.0
usb blaster 드라이버를 넣습니다.
프로젝트를 만듭니다.
장치는 ep2c5t144c8을 선택합니다.
verilog를 쓴다.
module ledblink(input clk, input key, output led5, led4, led2);
reg [26:0] cnt;
assign led5 = ~cnt[24];
assign led4 = ~cnt[25];
assign led2 = ~cnt[26];
always @(posedge clk, negedge key)
begin
if (~key)
cnt <= 'b0;
else
cnt <= cnt + 1;
end
endmodule
pin planner
clk pin_17
키 pin_144
led5 pin_9
led4 pin_7
led2 pin_3
timing clocks
10ns
timing set input delay
10ns
timing set output delay
10ns
netlist
사진
이상.
Reference
이 문제에 관하여(vista의 quartus), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다
https://qiita.com/ohisama@github/items/abf9d131fe66a7e5ff44
텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념
(Collection and Share based on the CC Protocol.)
다운로드
quartus ii v13.0
usb blaster 드라이버를 넣습니다.
프로젝트를 만듭니다.
장치는 ep2c5t144c8을 선택합니다.
verilog를 쓴다.
module ledblink(input clk, input key, output led5, led4, led2);
reg [26:0] cnt;
assign led5 = ~cnt[24];
assign led4 = ~cnt[25];
assign led2 = ~cnt[26];
always @(posedge clk, negedge key)
begin
if (~key)
cnt <= 'b0;
else
cnt <= cnt + 1;
end
endmodule
pin planner
clk pin_17
키 pin_144
led5 pin_9
led4 pin_7
led2 pin_3
timing clocks
10ns
timing set input delay
10ns
timing set output delay
10ns
netlist
사진
이상.
Reference
이 문제에 관하여(vista의 quartus), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다
https://qiita.com/ohisama@github/items/abf9d131fe66a7e5ff44
텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념
(Collection and Share based on the CC Protocol.)
프로젝트를 만듭니다.
장치는 ep2c5t144c8을 선택합니다.
verilog를 쓴다.
module ledblink(input clk, input key, output led5, led4, led2);
reg [26:0] cnt;
assign led5 = ~cnt[24];
assign led4 = ~cnt[25];
assign led2 = ~cnt[26];
always @(posedge clk, negedge key)
begin
if (~key)
cnt <= 'b0;
else
cnt <= cnt + 1;
end
endmodule
pin planner
clk pin_17
키 pin_144
led5 pin_9
led4 pin_7
led2 pin_3
timing clocks
10ns
timing set input delay
10ns
timing set output delay
10ns
netlist
사진
이상.
Reference
이 문제에 관하여(vista의 quartus), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다
https://qiita.com/ohisama@github/items/abf9d131fe66a7e5ff44
텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념
(Collection and Share based on the CC Protocol.)
module ledblink(input clk, input key, output led5, led4, led2);
reg [26:0] cnt;
assign led5 = ~cnt[24];
assign led4 = ~cnt[25];
assign led2 = ~cnt[26];
always @(posedge clk, negedge key)
begin
if (~key)
cnt <= 'b0;
else
cnt <= cnt + 1;
end
endmodule
pin planner
clk pin_17
키 pin_144
led5 pin_9
led4 pin_7
led2 pin_3
timing clocks
10ns
timing set input delay
10ns
timing set output delay
10ns
netlist
사진
이상.
Reference
이 문제에 관하여(vista의 quartus), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다
https://qiita.com/ohisama@github/items/abf9d131fe66a7e5ff44
텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념
(Collection and Share based on the CC Protocol.)
10ns
timing set input delay
10ns
timing set output delay
10ns
netlist
사진
이상.
Reference
이 문제에 관하여(vista의 quartus), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다
https://qiita.com/ohisama@github/items/abf9d131fe66a7e5ff44
텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념
(Collection and Share based on the CC Protocol.)
10ns
netlist
사진
이상.
Reference
이 문제에 관하여(vista의 quartus), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다
https://qiita.com/ohisama@github/items/abf9d131fe66a7e5ff44
텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념
(Collection and Share based on the CC Protocol.)
이상.
Reference
이 문제에 관하여(vista의 quartus), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다 https://qiita.com/ohisama@github/items/abf9d131fe66a7e5ff44텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념 (Collection and Share based on the CC Protocol.)