[Terminology] Embedded System Terminologies
Embedded System의 Terminology 정리
Update Log
- 2022.03.22 : 1st Logging
- 2022.03.24 : 2nd Logging
- 2022.04.01 : 3rd Logging
- 2022.04.05 : 4rd Logging
일반
- MIPI Compliance test
오실로스코프로 Physical Layer Device의 동작을 테스트하는 것.
- I2C
TWI라고도 하며 데이터 통신을 위한 선(SDA)과 타이밍 동기화를 위한 선(SCL)로 이루어져 있음.
하나의 마스터와 다수의 슬레이브로 이루어짐.
- Kernel call stack
unwind_backtrace+0x0/0xf8
warn_slowpath_common+0x50/0x60
warn_slowpath_null+0x1c/0x24
ocal_bh_enable_ip+0xa0/0xac
bdi_register+0xec/0x150
위와 같은 call stack trace가 있을 때, 아래와 같이 해석할 수 있다.
bdi_register가 가장 먼저 호출되었고 나머지는 역순으로 호출됨.
{symbol}+{offset}/{length} 형태임.
- IOMMU
IOMMU (Input/Output Memory Management Unit, 입출력 메모리 관리 장치, IOMMU)는 DMA 가능한 입출력 버스와 주기억장치를 접속하는 메모리 관리 장치(MMU)이다. MMU가 CPU에 보이는 가상 주소를 물리 주소로 변환하듯이, IOMMU는 주변기기에서 보이는 가상 주소(장치 주소 또는 입출력 주소라고 부름)을 물리 주소로 변환한다. 주변기기의 오동작에서 메모리를 지키기 위해 메모리 보호 기능도 제공한다.
CAMERA 관련
- SOF Interrupt
State of frame interrupt의 약자.
USB Interrupt의 한 종류이다.
Camera와 관련해서는 Start of frame의 약자로 쓰이기도 한다.
- CSID
CSI Decoder.
MIPI CIS-2 Interface.
- IFE
구글링으로 나오지 않는다.
질문해봐야 할 항목.
- MCLK
Master clk.
Main CPU가 카메라에 공급하는 클럭이다. 기본적으로 전자 회로의 부품들은 마스터 클럭을 제공 받아야한다. Image Sensor 는 MCLK 를 받아 PCLK(Pixel Clock) 을 생성한다.
- PCLK
PCLK 는 Pixel Clock 을 뜻한다.
- #Reset, Reset_N
#Reset, Reset_N 은 카메라를 리셋할 때 사용되는 Pin이다. Main CPU가 Image Sensor로 리셋신호를 보내는 것이다. 이 값은 Low 일 때, 리셋이 된다. Reset이란 단어에 붙은 '#'과 'N'은 Low Active를 뜻한다.
- PWDN
PWDN 은 Image Sensor의 전원을 끌 때 사용되는 Pin이다. PWDN과 RESET PIN을 같이 쓰는 경우도 있으니 해당 센서의 데이터시트를 확인할 것.
- HSYNC
센서로부터 전송되는 데이터 중에 디지털기기가 인식할 수 있는 1장의 영상을 프레임(Frame)이라고 부른다. 프레임은 여러 개의 줄(Line)으로 구성된다. HSYNC는 1개의 줄을 생성할 때 필요한 PIN이다. 1개의 줄이 생성되는동안 HSYNC의 값은 HIGH가 된다.
- VSYNC
VSYNC는 하나의 프레임을 생성할 때 필요한 PIN이다. 이 PIN의 신호가 HIGH인 동안에 1개의 프레임이 만들어진다. HSYNC의 신호 값이 하나의 줄을 그릴 때마다 바뀌고 이 것이 반복되며 프레임이 완성되어 간다.
- CMOS Image Sensor 동작원리
Image Sensor는 영상 좌측 상단에서부터 픽셀 값을 읽어 들여 그 ROW에 있는 모든 픽셀 값을 좌측에서 우측으로 이동하며 순서대로 읽어들인다. 이 때 각각의 픽셀 값은 PCLK의 주파수에 따라 값을 입력받게 된다. 만약 한 ROW의 픽셀 값을 모두 읽으면 HSYNC 신호가 LOW가 되어 그 다음의 ROW로 이동하여 같은 방식으로 픽셀 값을 읽어들이게 된다. 즉, HSYNC 신호는 해당 ROW의 픽셀 값을 모두 읽었는지, 혹은 각 ROW당 어디까지가 유효한 픽셀인지를 나타내는 신호이다.
이에 반해, VSYNC는 한 Frame을 구분하는 신호가 된다. 예를 들어, 위의 그림에서와 같이 160X120의 해상도를 가진 이미지의 경우 각각의 ROW당 HSYNC신호가 HIGH일 때 160번의 PCLK 발생하고, VSYNC가 HIGH일때 HSYNC가 160번 발생하게 된다.
예를 들어, 위의 그림에서와 같이 160X120의 해상도를 가진 이미지의 경우 각각의 ROW당 HSYNC신호가 HIGH일 때 160번의 PCLK 발생하고, VSYNC가 HIGH일때 HSYNC가 120번 발생하게 된다. 이렇게 입력받은 영상의 한 Frame은 Data라인이 8bit 일 경우 160 X 120 X 8 = 153.6kbit(19.2kbyte) 의 크기를 가진다.
- CCI
Camera Control Interface의 약자로, MIPI 규격의 일종이다.
- CSI
Camera Seiral Interface의 약자로, MIPI 규격의 일종이다.
- PDAF
Phase Detection Auto Focus의 약자로, 위상차 검출방식 오토포커스이다. (링크)
- ROI
Region of Interest의 약자로, 전체 이미지 크기 중 관심있는 영역을 의미한다.
- ZSL
Zero Shutter Lag의 약자.
셔터를 누르고 촬영까지의 지연(Delay)시간인 셔터 랙이 없는 특성을 말한다.
- Chromatix
Qualcomm에서 개발한 Image Tuning Tool.
Reference
오실로스코프로 Physical Layer Device의 동작을 테스트하는 것.
TWI라고도 하며 데이터 통신을 위한 선(SDA)과 타이밍 동기화를 위한 선(SCL)로 이루어져 있음.
하나의 마스터와 다수의 슬레이브로 이루어짐.
unwind_backtrace+0x0/0xf8 warn_slowpath_common+0x50/0x60 warn_slowpath_null+0x1c/0x24 ocal_bh_enable_ip+0xa0/0xac bdi_register+0xec/0x150
위와 같은 call stack trace가 있을 때, 아래와 같이 해석할 수 있다.
bdi_register가 가장 먼저 호출되었고 나머지는 역순으로 호출됨.
{symbol}+{offset}/{length} 형태임.
IOMMU (Input/Output Memory Management Unit, 입출력 메모리 관리 장치, IOMMU)는 DMA 가능한 입출력 버스와 주기억장치를 접속하는 메모리 관리 장치(MMU)이다. MMU가 CPU에 보이는 가상 주소를 물리 주소로 변환하듯이, IOMMU는 주변기기에서 보이는 가상 주소(장치 주소 또는 입출력 주소라고 부름)을 물리 주소로 변환한다. 주변기기의 오동작에서 메모리를 지키기 위해 메모리 보호 기능도 제공한다.
State of frame interrupt의 약자.
USB Interrupt의 한 종류이다.Camera와 관련해서는 Start of frame의 약자로 쓰이기도 한다.
CSI Decoder.
MIPI CIS-2 Interface.
구글링으로 나오지 않는다.
질문해봐야 할 항목.
Master clk.
Main CPU가 카메라에 공급하는 클럭이다. 기본적으로 전자 회로의 부품들은 마스터 클럭을 제공 받아야한다. Image Sensor 는 MCLK 를 받아 PCLK(Pixel Clock) 을 생성한다.
PCLK 는 Pixel Clock 을 뜻한다.
#Reset, Reset_N 은 카메라를 리셋할 때 사용되는 Pin이다. Main CPU가 Image Sensor로 리셋신호를 보내는 것이다. 이 값은 Low 일 때, 리셋이 된다. Reset이란 단어에 붙은 '#'과 'N'은 Low Active를 뜻한다.
PWDN 은 Image Sensor의 전원을 끌 때 사용되는 Pin이다. PWDN과 RESET PIN을 같이 쓰는 경우도 있으니 해당 센서의 데이터시트를 확인할 것.
센서로부터 전송되는 데이터 중에 디지털기기가 인식할 수 있는 1장의 영상을 프레임(Frame)이라고 부른다. 프레임은 여러 개의 줄(Line)으로 구성된다. HSYNC는 1개의 줄을 생성할 때 필요한 PIN이다. 1개의 줄이 생성되는동안 HSYNC의 값은 HIGH가 된다.
VSYNC는 하나의 프레임을 생성할 때 필요한 PIN이다. 이 PIN의 신호가 HIGH인 동안에 1개의 프레임이 만들어진다. HSYNC의 신호 값이 하나의 줄을 그릴 때마다 바뀌고 이 것이 반복되며 프레임이 완성되어 간다.
Image Sensor는 영상 좌측 상단에서부터 픽셀 값을 읽어 들여 그 ROW에 있는 모든 픽셀 값을 좌측에서 우측으로 이동하며 순서대로 읽어들인다. 이 때 각각의 픽셀 값은 PCLK의 주파수에 따라 값을 입력받게 된다. 만약 한 ROW의 픽셀 값을 모두 읽으면 HSYNC 신호가 LOW가 되어 그 다음의 ROW로 이동하여 같은 방식으로 픽셀 값을 읽어들이게 된다. 즉, HSYNC 신호는 해당 ROW의 픽셀 값을 모두 읽었는지, 혹은 각 ROW당 어디까지가 유효한 픽셀인지를 나타내는 신호이다.
이에 반해, VSYNC는 한 Frame을 구분하는 신호가 된다. 예를 들어, 위의 그림에서와 같이 160X120의 해상도를 가진 이미지의 경우 각각의 ROW당 HSYNC신호가 HIGH일 때 160번의 PCLK 발생하고, VSYNC가 HIGH일때 HSYNC가 160번 발생하게 된다.
예를 들어, 위의 그림에서와 같이 160X120의 해상도를 가진 이미지의 경우 각각의 ROW당 HSYNC신호가 HIGH일 때 160번의 PCLK 발생하고, VSYNC가 HIGH일때 HSYNC가 120번 발생하게 된다. 이렇게 입력받은 영상의 한 Frame은 Data라인이 8bit 일 경우 160 X 120 X 8 = 153.6kbit(19.2kbyte) 의 크기를 가진다.
Camera Control Interface의 약자로, MIPI 규격의 일종이다.
Camera Seiral Interface의 약자로, MIPI 규격의 일종이다.
Phase Detection Auto Focus의 약자로, 위상차 검출방식 오토포커스이다. (링크)
Region of Interest의 약자로, 전체 이미지 크기 중 관심있는 영역을 의미한다.
Zero Shutter Lag의 약자.
셔터를 누르고 촬영까지의 지연(Delay)시간인 셔터 랙이 없는 특성을 말한다.
Qualcomm에서 개발한 Image Tuning Tool.
https://sisyphus13.tistory.com/entry/Image-Sensor-용어-및-하드웨어-정보
https://stackoverflow.com/questions/13468286/how-to-read-understand-analyze-and-debug-a-linux-kernel-panic
Author And Source
이 문제에 관하여([Terminology] Embedded System Terminologies), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다 https://velog.io/@yyc9920/Terminology-Embedded-System-Terminologies저자 귀속: 원작자 정보가 원작자 URL에 포함되어 있으며 저작권은 원작자 소유입니다.
우수한 개발자 콘텐츠 발견에 전념 (Collection and Share based on the CC Protocol.)