hdlbits_shift18
4447 단어 verilog
module top_module(
input clk,
input load,
input ena,
input [1:0] amount,
input [63:0] data,
output reg [63:0] q);
always @ ( posedge clk)
begin
if (load)
q <= data;
else if (ena)
begin
if (amount == 2'b00)
q <= q <<1;
else if (amount == 2'b01)
q <= q <<8;
else if (amount == 2'b10)
q <= (q/2) | 64'b0 | (q & 64'h8000000000000000);
else if (amount == 2'b11)
q <= {{8{q[63]}}, q[63-:56]};
end
end
endmodule
이 내용에 흥미가 있습니까?
현재 기사가 여러분의 문제를 해결하지 못하는 경우 AI 엔진은 머신러닝 분석(스마트 모델이 방금 만들어져 부정확한 경우가 있을 수 있음)을 통해 가장 유사한 기사를 추천합니다:
Rotate100_hdlbits텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
CC BY-SA 2.5, CC BY-SA 3.0 및 CC BY-SA 4.0에 따라 라이센스가 부여됩니다.
좋은 웹페이지 즐겨찾기
