UltraZed 용 Debian GNU/Linux (v2017.3 버전) 구축 (Sample FPGA Design)

소개

UltraZed-EG 스타터 키트에 데비안 GNU/리눅스(v2017.3 버전)를 구축하는 방법에 대해 구체적인 방법을 몇 가지로 나누어 설명합니다.

Introduction

Boot Loader

Sample FPGA Design (이 기사)

FSBL (First Stage Boot Loader)

PMUFW (Platform Manager Unit Firmware)

BL31 (ARM Trusted Firmware Boot Loader state 3-1)

U-Boot

BOOT.BIN

Linux Kernel

Debian9 Root File System

이 기사에서는 ZynqMP Boot Loader에서 사용하기위한 Sample FPGA Design 구축에 대해 설명합니다.

Sample FPGA Design 구축의 목적

Vivado SDK는 FSBL(First Stage Boot Loader) 및 PMUFW(Platform Manager Unit Firmware)를 빌드하기 위해 하드웨어 정보를 필요로 합니다. 그러나 하드웨어 정보 중 ZynqMP의 PS (Processing System) 설정 만 필요합니다. 실제로 PL (Programmable Logic) 정보는 필요하지 않습니다. 그렇다고 하는 것은, PL측의 디자인은 무엇이든 좋고, 제대로 PS측의 설정이 되어 있는 하드웨어 정보라만 하면 됩니다.

U-Boot 빌드에서도 하드웨어 정보에 포함된 파일이 필요합니다. 그러나 U-Boot에서 하드웨어 정보에 포함된 파일은 u-boot.spl을 빌드하는 경우입니다. 이번에는 u-boot.spl을 사용하지 않으므로 한 번 만들어 둔 파일을 사용해도 문제 없습니다.

Sample FPGA Design 구성

PS 측의 정보가 가능하면 부족하므로 여기에서는 다음과 같은 간단한 FPGA 디자인을 만듭니다.



그림 1 ZynqMP Sample Design

필요한 환경

Vivado 2017.2

Vivado SDK 2017.2

Sample FPGA Design 구축

다음 URL에서 git clone으로 리포지토리를 다운로드하여 v2017.3.0을 체크 아웃합니다.

htps : // 기주 b. 이 m / kwzm / Zyn qMP-FP는 - x

shell$ git clone git://github.com/ikwzm/ZynqMP-FPGA-Linux
shell$ cd ZynqMP-FPGA-Linux
shell$ git checkout v2017.3.0

이 섹션에서는 Vivado의 XST (Xilinx Software Command Line Tool)를 사용하여 빌드하는 방법을 보여줍니다. GUI를 사용하여 손으로 입력하는 것은 번거롭기 때문에 Tcl 스크립트 파일을 준비하고 있습니다.

target/UltraZed-EG-IOCC/build/

fpga/

create_project.tcl

design_1_bd.tcl

implementation.tcl

export_hardware.tcl

Project 만들기

create_projet.tcl을 Vivado에서 실행하여 프로젝트를 만듭니다.

vivado% cd target/UltraZed-EG-IOCC/build/fpga/
vivado% vivado -mode batch -source create_project.tcl

이 FPGA 디자인은 다음 기사에서 설명하는 SD1 WP (Write Protection) 설정도 완료되었습니다.

"UltraZed에서 SD 카드를 쓸 수 없게되는 문제"@Qiita

비트스트림 생성

implementation.tcl을 Vivado에서 실행하여 설계의 논리적 합성, 배치 및 비트 스트림 생성을 수행합니다.

vivado% cd target/UltraZed-EG-IOCC/build/fpga/
vivado% vivado -mode batch -source implementation.tcl

하드웨어 정보 생성

export_hardware.tcl을 Vivado에서 실행하여 하드웨어 정보를 생성합니다.

vivado% cd target/UltraZed-EG-IOCC/build/fpga/
vivado% vivado -mode batch -source export_hardware.tcl

이 스크립트를 실행하면 target/UltraZed-EG-IOCC/build/fpga/project.sdk/design_1_wrapper.hdf가 생성됩니다.

참고

"Vivado를 GUI없이 실행하기위한 Tcl 스크립트"@Qiita

Vivado에서 프로젝트를 만드는 Tcl 스크립트 @ Qiita

Vivado에서 논리 합성 및 배치 배선을 실행하는 Tcl 스크립트 @Qiita

Vivado에서 하드웨어 정보를 내보내는 Tcl 스크립트 @Qiita