'다른 하나'라는 문구는 뭔가 메인 라인이 있었고, 지금까지 스포트라이트가 맞지 않은 스토리의 존재를 발견했다. 그런 큐레이터의 생각을 전하는 말처럼 읽을 수 있다.

L치카에 그런 접는 스토리성을 찾아낼 수 있을까?

Vivado에 모듈로 통합

Polyphony에서 생성 된 Verilog-HDL을 Vivado의 IP Integrator 블록 디자인에 통합하는 것은 비교적 쉽습니다.

Add Module을 사용하면 RTL을 직접 블록 디자인에 배치 할 수 있습니다. 이 모듈을 사용할 때의 난점은 버전 관리가 이루어지지 않는 것인가? Verilog-HDL을 업데이트하면 예를 들어 Polyphony를 시작하고 컴파일하고 Verilog의 파일을 업데이트하면 물론 Vivado는 눈치 채고 재합성이 필요한 것을 가르쳐줍니다. 다만 IP-XACT와는 달리 IP Report의 버전은 그대로.


RTL의 문자 디자인도 어쩐지 아무쪼록.

Vivado HLS Like에 통합

Vivado HLS 와 같이 IP-XACT 를 잘 만들고 고위 합성 컴파일러를 합성시에 호출할 수 없는가? 시도해 보았다. 김에 로고도 넣어 본다.


조금 억지로 만들어져 있지만 마법사 화면도 표시 할 수 L 치카의 간격을 바꿀 수있다. 마법사를 닫으면 Polyphony가 새 Verilog 소스를 생성합니다.



Python3과 Polyphony가 특정 위치에 있다고 가정하지만이 형식을 사용할 수 있다면 Polyphony에서 생성하는 Verilog는보다 유연합니다. 사용자는 IP-XACT 사용법을 알고 있어야합니다.

파이썬은 다음 디렉토리에 있다고 가정합니다.
C:/Users/ryos/AppData/Local/Programs/Python/Python36/python

사용할 때는 Windows 용 Python3.6을 설치하고 polyphony를 pip3으로 설치 한 다음 환경에 따라 IP-XACT의 polyphony_compile.ttcl을 다시 작성해야합니다.

IP-XACT는 다음 URL에서 다운로드 할 수 있습니다.
포 lyp 호 ny_i p_b ㎃ k. 지 p