Python으로 FPGA/간단한 덧셈 합성 (CoraZ7)

이미 이전까지 Vivado에서 시뮬레이션을 할 수있었습니다. Create Block Design에서 Diagram을 만든 다음 adder 모듈을 Add Module합니다. VIO는 input이 2개, output이 4개. adder.xdc로 clk와 rst를 추가합니다. adder.xdc Create HDL Wrapper로 상단 모듈을 만듭니다. 자동으로 Set as TOP이 되므로 합성을 ...

FPGACoraZ7파이썬Polyphony