Xilinx도 model zoo에 진심을 낸 것 같다. - 심층 학습을 FPGA로 구현 -

다음 기사는 오래되었습니다.

htps : // 기주 b. 코 m / ぃ ぃ x / ぃ ぃ s- 아이
위의 github를 참조하여 필요에 따라 현재 상황을 조사하십시오.

Intel이 OpenVino에서 각종 model zoo를 공개하여 누구나 쉽게 학습된 결과를 사용할 수 있도록 해 왔다.

그 상황에 Xilinx가 손을 돌려 속여 보고 있는 것도 없고, 누구나가 곧바로 학습 끝난 결과를 Xilinx의 FPGA로 실행할 수 있는 상황을 만들어 왔다.



어떤 모델이 얼마나 latency와 throughput에서 FPGA에서 실행될 수 있는지 자세히 설명합니다.

모델 성능

Model Zoo의 모든 모델은 DNNDK™(깊은 신경망 개발 키트)와 자일링스 AI SDK를 갖춘 자일링스 하드웨어에 위치하고 있습니다. 다양한 DPU 구성의 다양한 보드의 각 모델에 대한 엔드 투 엔드 처리량과 대기 시간을 포함한 성능 수치는 다음 섹션에 나열되어 있습니다.

DPU에 대한 자세한 내용은 DPU IP 제품 가이드를 참조하십시오.

참고: 다음 섹션에 나열된 모델 성능 번호는 DNNDK v3.1 및 Xilinx AI SDK v2.0.x에서 생성됩니다. 각 보드마다 다른 DPU 구성이 사용됩니다. DNNDK 및 자일링스 AI SDK는 https://www.xilinx.com/products/design-tools/ai-inference/ai-developer-hub.html에서 무료로 다운로드할 수 있습니다.

또 이하의 장소를 읽으면 YoloV3등을 FPGA에 실장하는 순서가 쓰여 있다.

github에는 Xilinx의 다른 리포지토리가 있습니다.
- htps : // 기주 b. 코 m/ぃぃx/PYㄱQ
- htps : // 기주 b. 코 m / ぃ ぃ x / ゃ ぃ s_ ぃ b 라리 s

- htps : // 기주 b. 코 m / ぃ ぃ x / B 음 - PY 응 Q

관련 기사