FPGA 보드 Ultra96에 대해 조사 중

FPGA를 사용할 수있는 ARM의 SoC 보드 Ultra96에 대해 조사 중

최초의 Ultra96 FPGA의 시작 방법(2018~2021년판)

Ultra96 개발 보드에서 Xilinx Zynq UltraScale+ MPSoC를 간편하게 평가

Ultra96 PYNQ로 자전 DNN을 이동하고 싶습니다.

Ultra96-PYNQ를 직접 빌드

Avnet의 Ultra96을 구입했습니다.

Ultra96 Linux에서 MIPI 카메라에서 이미지 얻기 (설정)

Ultra96

「Ultra96 지참 와이와이가야가야회」

Interface 2019년 1월호 소형 리얼타임 임베디드 인공 지능【PDF판】
에 다음 기사가 있습니다.
【제3부 최강 FPGA 보드로 인공 지능 바삭바삭 화상 인식】
64비트 Cortex-A/GPU/FPGA 칩 탑재로 3만엔
제 1 장 임베디드 인공 지능에 딱! 최강 Arm FPGA 보드 "Ultra96"
개발 환경 준비부터 Linux&My 회로 생성까지
제 2 장 최강 Arm 코어 FPGA 보드 Ultra96의 기본 사용법

Youtube 【최강 FPGA 보드】Ultra96 보드로 YOLO를 고속화

Youtube 【최강 FPGA 보드】Ultra96 보드를 사용한 인베이더 게임

Youtube 【Ultra96 보드의 신AI】 DeePhi 소개

SlideShare Good Arm FPGA Board Ultra96 and Google AI YOLO

SlideShare Ultra96 보드로 YOLO 가속화

Ultra96에서 실행
YOLO v3 19.4초
YOLO v3 tiny 1.03초

역시, 네트워크의 구조의 규모가, 처리 시간이 계속되고 있다.

이 슬라이드로 나타낸 모델에서는, 「부동 소수점의 행렬 연산을 PL로 오프로드」하는 것이다.

github Ultra96-yolo

SlideShare NEON에 의한 YOLO 고속화 p.21

tinier-YOLO

추가

Xilinx의 github 페이지에서 각종 심층 학습을 Ultra96의 디바이스로 구현했을 때 얼마나 레이턴시와 처리량이 나오는지를 기록하고 있다.

htps : // 기주 b. 코 m / ぃ ぃ x / 아이 - 모 l
"Click here to view details"라는 부분을 클릭하면 각종 모델에서의 레이턴시, end to end 의 처리량을 볼 수 있다.

yolov3의 각종 모델도 있고,
face_landmark
　Openpose_pruned_0_3
도 있다.

XILINX의 FPGA를 사용하여 이미지 처리를 가속화하려면

YoloV3 예제
htps : // 기주 b. 이 m/ぃぃ x/ゔぃち s-아이/bぉb/마s테 r/ゔぃちs-아이-ぃb 등 ry/요ぉ v3/에서 st/에서 st_요ぉ v3. cp

추가

제2회 AI 엣지 콘테스트에서 FPGA 구현을 생각해 본다



또, 이 그림은 가로축이 연산 비용, 세로축이 ImageNet인 Top-1의 인식률이 됩니다.
원형 차트는 파라미터 수입니다.
이상은 인식률이 높고 연산 비용이 낮고 파라미터 수가 작은 것이 될까 생각합니다.

상기의 링크처로부터 인용

추가
NNgen
SlideShare DNN 모델 전문 하드웨어를 생성하는 오픈 소스 컴파일러 NNgen 데모