CMOS 회로를 논리식으로 대체

원리는 이번에는 생각하지 않고 CMOS 회로를 읽는 방법에 대해서만 씁니다.

회로를 논리식으로 만들 때 공통 규칙은


직렬
AND


병렬
OR


직렬로 접속되어 있을 때는 논리적
병렬로 연결되면 논리합
됩니다.

또한 pMOS와 nMOS에는 서로 다른 고유한 규칙이 있으므로 구별해야 합니다.
출력 Y를 기준으로 아래에 nMOS를 모은 회로 · 위에 pMOS를 모은 회로로되어 있으므로 구별할 수 있습니다.

nMOS·pMOS에 대해 각각 1개씩 룰을 기억할 뿐입니다.
(실제로는 많은 규칙이 다르지만 이번에는 회로를 읽는 최소한입니다.)



규칙


pMOS
입력이 0일 때 ON

nMOS
모든 조건이 충족되면 출력 0


입력이 0일 때 pMOS는 ON이 ​​되므로 입력을 반전시켜야 합니다.
nMOS에서는 논리식이 충족될 때 출력이 0이 되므로 nMOS 전체의 논리식을 반전시켜야 합니다.

단순화하면 아래 표가 됩니다.



규칙


pMOS
각 입력 반전

nMOS
전체 nMOS 논리식 반전


아래의 CMOS NAND 게이트를 예로 들어, 이것은 정말 NAND 회로인지 확인합니다.

nMOS 측
Qn1과 Qn2가 직렬 접속되어 있으므로 A·B가 됩니다.
nMOS의 규칙인 전체 논리식을 반전하면 Y = NOT(A·B)가 됩니다.
NAND의 형태로 되어 있습니다.

pMOS측
Qp1과 Qp2가 병렬 접속되어 있으므로 A+B가 됩니다.
pMOS의 규칙인 입력을 반전합니다.
Y = NOT(A) + NOT(B) 가 되고 출력 Y 는 도모르건의 법칙을 적용하면
Y = NOT(A·B)가 되어, pMOS측도 NAND의 형태로 되어 있습니다.

이와 같이, pMOS측, nMOS측이 모두 NAND의 형태로 되어 있어야 하고, 그것을 상기에서 나타낼 수 있었습니다.

덤

왜 pMOS 측과 nMOS 측이 모두 같은 형태를 가져야 하는지 생각한 사람도 있다고 생각합니다.
이는 CMOS가 pMOS와 nMOS가 서로를 보완하도록 만들어졌기 때문입니다.
한쪽이 ON일 때는 다른 한쪽은 OFF가 되어 있으므로, 소비 전력을 억제할 수 있습니다.
이 이상은 원리 부분을 만져야 하므로, 자세한 것은 시간이 있을 때 추기합니다.