Python으로 FPGA/Zybo Linux 시작
Zybo Linux 시작
Zybo의 Linux 환경은 선인이 만들어준 후에 공개해 줍니다. 감사합니다.
어쨌든 Linux 설치
이 근처를 보면서 Linux 설치
htps : // 기주 b. 이 m/i kwzm/FP가-소 C-ㅃ누x/bぉb/마s r/도 c/인 s타l/zynq-zy보. md
우선 그대로 시작
그러면 원래 있던 design_1_wrapper.bit이 시작됩니다. 4개의 LED가 깜박입니다.
design_1_wrapper.bit 교체
그러면 LED0 만 깜박입니다.
어~~ 리눅스가 일어나지 않는다
으~응. 어쩌면 기대하는 dts와 다른 것일까요? 다만 dts를 봐도 특별히 다른 것 같은 느낌은 하지 않았습니다. bitfile을 되돌리면 잘 작동합니다.
단순히 작동하지 않았습니다.
이것은 분명히 UART 설정 (2019.3.29 추가)
이것은 분명히 UART 설정처럼 보입니다. dts 에 2개 UART 를 동작하도록(듯이) 썼습니다만, 이것에 의해 UART 의 디바이스 번호가 어긋나, 제대로 일어나고 있는 것에도 불구하고, TeraTerm 에서는 볼 수 없다고 하는 현상과 같습니다. 이를 피하려면 간단하고 dts UART 순서를 변경하십시오. 간단!!
Zynq IP 코어 추가
아무것도하지 않는 Zynq 용 processing_system7_0을 추가하기로 결정했습니다. 잘 보면 (보지 않아도) DDR이라든지 FIXED_IO라든지 있네요. 지금까지 신경 쓰지 않았습니다만. 하지만 리눅스에서 fpga를 바꿀 수 있기 때문에 왜 이것이 필수적인지 확실하지 않습니다. 그러고 보면 64bit Zynq에서는 PL의 전원을 OFF로 할 수 있기 때문에, 본질적으로는 PS와 PL은 끊어져 있을 것입니다.
리눅스
그래서 리눅스도 일어나 거의 ARM 측과 관련이 없는 IP 코어의 세계를 구축할 수 있었습니다(의미가 있는지는 불명).
Reference
이 문제에 관하여(Python으로 FPGA/Zybo Linux 시작), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다
https://qiita.com/ryos36/items/38dee46c2af2ee09e563
텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념
(Collection and Share based on the CC Protocol.)
Reference
이 문제에 관하여(Python으로 FPGA/Zybo Linux 시작), 우리는 이곳에서 더 많은 자료를 발견하고 링크를 클릭하여 보았다 https://qiita.com/ryos36/items/38dee46c2af2ee09e563텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.
우수한 개발자 콘텐츠 발견에 전념 (Collection and Share based on the CC Protocol.)