【FPGA】【Verilog】【기초 모듈】트리거 & 레지스터

D 트리거:

//D 
module dff(q,clk,data);
	output q;
	input data, clk;
	reg q;

	always @(posedge clk)
		begin
			q  = data;
		end

endmodule

기본 설정 재설정:

module dff2(q, qb, d, clk, set, reset);
	input d, clk, set, reset;
	output q, qb;
	
	reg q, qb;

	always @(posedge clk)
		begin 
			if(reset )
				begin 
					q = 0;
					qb = 1;
				end 
			else 
				if(set )
					begin 
						q  = 1;
						qb = 0;
					end
				else 
					begin 
						q = d ;
						qb = ~d;
					end 
		end 
endmodule

잠금 레지스터:
()?(): () 구현:

// 
module latch1 (q,data ,clk);
output q;
input data ,clk;

assign q = clk? data : q ;

endmodule

()?(): () 를 실행하고 비트를 재설정합니다.

// 
module latch2 (q ,data ,clk,set ,reset );
	input data ,clk,set,reset;
	output q;
	
	assign q = reset ? 0 : 
									( set ? 1 : 
													(clk ? data : q  ));
	endmodule

if 구현:

module latch3(q,data ,clk);
	output q;
	input data ,clk;
	reg q;
	
		always @(clk or data )
			begin
				if(clk)
					q = data ;
			end 
endmodule

이 내용에 흥미가 있습니까?

현재 기사가 여러분의 문제를 해결하지 못하는 경우 AI 엔진은 머신러닝 분석(스마트 모델이 방금 만들어져 부정확한 경우가 있을 수 있음)을 통해 가장 유사한 기사를 추천합니다:

Ansible 설치 및 기본 모듈 소개

ansible 소개 Ansible는 파이썬 개발을 바탕으로 수많은 우수한 운영 도구의 장점을 모아 명령 배치 프로그램, 설정 시스템 등의 기능을 대량으로 실행했다.기본적으로 SSH 프로토콜을 통해 원격 명령을 실행하...

텍스트를 자유롭게 공유하거나 복사할 수 있습니다.하지만 이 문서의 URL은 참조 URL로 남겨 두십시오.

CC BY-SA 2.5, CC BY-SA 3.0 및 CC BY-SA 4.0에 따라 라이센스가 부여됩니다.

【FPGA】【Verilog】【기초 모듈】트리거 & 레지스터

좋은 웹페이지 즐겨찾기